Гетеродин на 6 ГГц на базе широкополосного синтезатора с ФАПЧ с целочисленным коэффициентом деления
Характеристики ИМС синтезатора частот ADF4106
Синтезатор с фазовой автоподстройкой частоты (ФАПЧ) ADF4106, обладающий высокой скоростью перестройки и низкими фазовыми шумами, способен генерировать сигналы с частотой до 6 ГГц, что позволяет значительно упростить создание схем, предназначенных для работы в верхнем ISM-диапазоне (5,4–5,8 ГГц). Эта микросхема производится по улучшенной 0,35-мкм BiCMOS-технологии и является заменой для программно совместимых и совместимых по выводам с ней микросхем на 4 ГГц ADF4113. Она обладает максимальным быстродействием среди всех серийно выпускаемых синтезаторов с целочисленным коэффициентом деления, и уровень ее фазового шума на 3 дБ ниже, чем у ближайших конкурентов. Для работы ADF4106 достаточно одного источника питания с напряжением 3,3 В, однако для совместимости с уровнями напряжения настройки, которые зачастую используются в модульных ГУН, применяемых в базовых станциях, на вывод VP допускается подавать напряжение до 5,5 В.
Синтезатор частот ADF4106 (рис. 1) может использоваться для формирования сигнала гетеродина в блоках, осуществляющих перенос частоты вверх или вниз в приемниках и передатчиках систем беспроводной связи. В состав синтезатора входят: цифровой частотно-фазовый дискриминатор (ЧФД, phase-frequency detector) с низким уровнем шума, прецизионная схема «накачки заряда» (charge pump), программируемый делитель опорной частоты, два счетчика (А и В) и предделитель с двумя модулями (P/P+1). Счетчики A (6-разрядный) и B (13-разрядный) совместно с указанным предделителем образуют делитель с целочисленным коэффициентом деления N (N = ВР + А) или N-делитель. Четырнадцатиразрядный делитель опорной частоты (R-делитель) позволяет варьировать частоту сигнала, поступающего на вход ЧФД путем деления частоты сигнала REFIN.

Для создания полнофункциональной системы 25 ФАПЧ совместно с синтезатором необходимо использовать внешний фильтр контура и генератор, управляемый напряжением (ГУН). Возможность формирования с помощью ADF4106 сигналов в очень широком диапазоне частот позволяет во многих высокочастотных системах избавиться от удвоителей частоты, что, в свою очередь, ведет к упрощению архитектуры системы и снижению ее стоимости.
Практическое применение ADF4106 для создания гетеродинов с улучшенными характеристиками
Стандартная архитектура системы ФАПЧ на базе синтезатора ADF4106 или его предшественника ADF4113 показана на рис. 2. Максимальная рабочая частота ADF4113 составляет порядка 4 ГГц, для получения с ее помощью более высоких частот потребуется удвоитель частоты и, как правило, дополнительный ВЧ-усилитель, который обеспечит необходимый уровень сигнала на входе удвоителя. При использовании синтезатора ADF4106 необходимость в удвоителе частоты и связанных с ним дополнительных элементов отпадает, что приводит к упрощению схемы гетеродина и повышению ее эффективности с точки зрения потребляемой мощности.

Рассмотрим в качестве примера схему, показанную на рис. 3, которая формирует выходной ВЧ-сигнал с частотами от 5,4 до 6,0 ГГц и разносом между каналами (шагом сетки), равным 1 МГц. Фазовый шум в верхней точке диапазона для данной схемы составляет –83 дБн/Гц.

Поскольку входной импеданс ADF4106 на таких высоких рабочих частотах очень близок к 50 Ом, согласующий резистор 50 Ом по ВЧ-входу подключать не обязательно. Устранение согласующего регистра приведет к повышению эффективности передачи мощности. Значения импедансов на более низких частотах, необходимые для согласования по ВЧ-входу, могут быть получены с помощью s–параметров, которые приведены в техническом описании (data sheet) микросхемы.
Низкий уровень фазового шума позволяет использовать рассмотренную выше схему для создания малошумящего гетеродина на 1,5 ГГц, обладающего высокой скоростью перестройки. При помощи микросхемы ADF4106 и широкополосного делителя частоты можно добиться улучшения характеристик фазового шума и времени вхождения в синхронизм стандартного гетеродина для частот менее 2,0 ГГц.
Рассмотрим систему беспроводной связи, в которой требуется формирование частот в диапазо не от 1450 до 1500 МГц с шагом сетки, равным 200 кГц. Чтобы обеспечить такую перестройку при помощи синтезатора с целочисленным коэффициентом деления, опорная частота на входе ЧФД должна составлять 200 кГц; при этом коэффициент деления N будет варьироваться от 7250 (1450 МГц) до 7500 (1500 МГц). При использовании в схеме ADF4106 коэффициент фазового шума составит –88 дБн/Гц. Типичный уровень побочных составляющих опорной частоты в такой системе составит –88 дБн/Гц при отстройке на 200 кГц и –90 дБн/Гц при отстройке на 400 кГц. При ширине полосы контура, равной 20 кГц, стандартное время вхождения в синхронизм (до уровня ошибки фазы менее 10°) будет равно 250 мкс. Поскольку ADF4106 имеет широкий диапазон рабочих частот, в рассматриваемой системе можно применить альтернативную архитектуру, которая показана на рис. 4. В этой конфигурации ядро системы ФАПЧ формирует частоту, кратную требуемому выходному значению. В нашем случае требуется генерация выходных частот в диапазоне от 1450 до 1500 МГц. В диапазон рабочих попадают частоты микросхемы от 5800 до 6000 МГц (4-кратное умножение частот требуемого выходного диапазона). В предложенной конфигурации (рис. 4) частота FPFD равна 800 кГц, диапазон частот на выходе ГУН — FVCO равен 5800–6000 МГц, а окончательное значение выходной частоты гетеродина системы получается путем деления FVCO на 4: FOUT = (FPFD × N)/X.

Рассмотрим некоторые преимущества, которые дает подобная архитектура.
Снижение фазового шума
Фазовый шум синтезатора пропорционален 10logFPFD. То есть с каждым удвоением частоты ЧФД фазовый шум синтезатора ухудшается на 3 дБ. Однако частота выходного сигнала ГУН в данной схеме подвергается делению, а его фазовый шум подчиняется закону 20logX. Следовательно, каждое удвоение Х приводит к улучшению фазового шума на 6 дБ. Если частота на входе ЧФД повышается, как в рассматриваемом примере, в четыре раза, то FVCO для получения необходимой частоты FOUT делится на четыре. Таким образом, потери за счет умножения частоты ЧФД в четыре раза составят 6 дБ, выигрыш за счет деления выходной частоты на 4–12 дБ и общий выигрыш в уровне фазового шума в системе, показанной на рис. 4, по сравнению со стандартной архитектурой составит 6 дБ. Для рассматриваемого примера результирующий фазовый шум будет равен –94 дБн/Гц.
Снижение уровня побочных составляющих опорной частоты
В синтезаторе с ФАПЧ с целочисленным коэффициентом деления в выходном сигнале на частотах отстройки, кратных частоте ЧФД, присутствуют побочные составляющие опорной частоты. В выходном сигнале ГУН в системе, показанной на рис.4, они появятся на частотах отстройки FPFD, 2FPFD, 3FPFD и т. д. Однако частота этого сигнала делится на X. В данном примере Х = 4 и FOUT = FVCO/4. Побочные составляющие останутся на указанных частотах, но их уровень уменьшится по закону 20logX на 12 дБ.
Шаг сетки частот на выходе системы, показанной на рис. 4, равен FPFD/X (FPFD/4 для рассматриваемого примера). Таким образом, при формировании выходных частот в диапазоне от 1450 до 1500 МГц с шагом сетки, равным 200 кГц, на частотах отстройки 200, 400 и 600 кГц побочных составляющих опорной частоты не будет, а на 800 кГц их уровень будет равен 90 дБн.
Сокращение времени входа в синхронизм
Поскольку в конфигурации, показанной на рис. 4, ЧФД работает на более высокой частоте, сравнение фазы осуществляется с этой частотой и, следовательно, контур входит в синхронизм быстрее. Кроме того, из-за более высокой входной частоты ЧФД ширину полосы контура можно увеличить, что также положительно влияет на время вхождения в синхронизм. В данном примере при ширине полосы контура ФАПЧ, равной 80 кГц, и допустимой ошибке фазы не более 10° оно составляет приблизительно 70 мкс.
Реализованная схема конфигурации, показанной на рис. 4, изображена на рис. 5.

Основные характеристики схемы на рис. 5 приведены в таблице.

Платой за улучшение характеристик является дополнительная стоимость выходного делителя и увеличение потребляемой мощности системы (HMC требует 68 мА в дополнение к 13 мА, которые необходимы для работы ADF4106). Таким образом, переход к этой архитектуре целесообразен, когда улучшение характеристик системы является критическим требованием. Увеличение занимаемого пространства на печатной плате в данном случае минимально, так как HMC выпускается в 8-выводном корпусе SOIC.
Ширина полосы пропускания
Использование при производстве микросхемы технологического процесса 0,35 мкм BiCMOS и грамотное применение методов проектирования ВЧ-схем позволяют предделителю ADF4106 работать с частотой 6,0 ГГц при уровне входного сигнала –10 дБм (относительно 50 Ом) во всем промышленном диапазоне температур (от –40 до +85 °С). На рис. 6 показана типичная зависимость чувствительности ADF4106 в корпусе TSSOP от частоты при –40 °С, +25 и +85 °С. Из этого графика следует, что в диапазоне рабочих частот до 6 ГГц чувствительность устройства не хуже –15 дБм.

Фазовый шум
Фазовый шум — это мера спектральной чистоты сигнала гетеродина. Он является наиболее важным параметром блока гетеродина в радиотехнических системах и непосредственно влияет на чувствительность приемника. Этот параметр определяется как отношение мощности шума в полосе 1 Гц при заданной отстройке относительно несущей выходного сигнала и в логарифмической форме представляется в единицах дБн/Гц. Как правило, для измерения фазового шума применяется спектроанализатор.
На рис. 7 показана модель схемы, которая будет использоваться при дальнейшем обсуждении фазового шума системы ФАПЧ.

Полный фазовый шум системы ФАПЧ (в дБ) описывается выражением:

где PNTOTAL — это полный фазовый шум системы ФАПЧ; PNSYNTH — фазовый шум, обусловленный непосредственно схемой синтезатора с ФАПЧ; 20logN — вклад в фазовый шум вследствие умножения частоты, определяемый коэффициентом деления цепи обратной связи (1/N); 10logFPFD — вклад в шум входного сигнала ЧФД. График на рис. 8 иллюстрирует зависимость фазового шума ADF4106 от частоты на входе ЧФД — FPFD.

Получив путем измерения значение полного шума, можно найти показатель шума синтезатора по формуле:

Это выражение позволяет сравнивать качество синтезаторов с ФАПЧ независимо от коэффициента деления N и частоты ЧФД, которые одинаковы для всех однотипных схем ФАПЧ. В случае ADF4106 данная величина равна –219 дБн/Гц, что на 3 дБ ниже, чем у ADF4113, который до недавнего времени имел наилучшие показатели фазового шума среди синтезаторов с целочисленным коэффициентом деления.
Зная фазовый шум синтезатора, разработчик может найти полный фазовый шум системы ФАПЧ при любых заданных частотах ЧФД и выходного ВЧ-сигнала. Рассмотрим в качестве примера формирование сигнала гетеродина с частотой в диапазоне от 1700 до 1800 МГц и шагом сетки частот, равным 200 кГц. На основании выражения (1) величина фазового шума системы при использовании в качестве синтезатора микросхемы ADF4106 равена:

Рис. 8 показывает, что ADF4106 подчиняется «правилу» 10logFPFD (зависимость фазового шума от логарифма частоты ЧФД близка к линейной) при частотах на входе ЧФД до 30 МГц. У некоторых синтезаторов с целочисленным коэффициентом деления эта зависимость резко ухудшается при значениях частоты ЧФД, превышающих 1 МГц.
Заключение
Применение микросхемы синтезатора сетки частот ADF4106 позволяет значительно упростить создание гетеродинов с частотой до 6 ГГц для приемных и передающих трактов различных радиотехнических систем за счет устранения из схемы удвоителей частоты и сопутствующих им цепей согласования уровня. Кроме того, при помощи малогабаритных делителей частоты со сравнительно низкой потребляемой мощностью на базе ADF4106 можно строить гетеродины для диапазонов 2 ГГц и менее, обладающие улучшенными шумовыми характеристиками и высоким быстродействием.
- Mini-Circuits Corporation. VCO Designer’s Handbook, 1996.
- Couch L. W. Digital and Analog Communications Systems. Macmillan Publishing Company, New York, 1990.
- Vizmuller P.. RF Design Guide. Artech House, 1995.
- Best R. L. Phase Locked Loops: Design, Simulation and Applications. 3rd ed. McGraw Hill, 1997.
- Bannerjee D. PLL Performance, Simulation and Design. National Semiconductor Website.
- Analog Devices Inc. Data Sheet for ADF4106.
- Hittite Microwave Corporation. Data Sheet for HMC362S8G.
- Curtin M. Phase-Locked Loops. 3-part series // Analog Dialogue 33-3, 33-5, and 33-7 (1999). Also in hard copy: Analog Dialogue. Vol. 33, 1999.
- Goldberg Bar-Giora. Digital Frequency Synthesis Demystifi ed (LLH, 1999).